Texas-Instruments-CSD17575Q3

Part #Texas-Instruments-CSD17575Q3
Download 
Texas-Instruments-CSD17575Q3
ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
CSD17575Q3 30V N
通道
NexFET™
功率金属氧化物半导体场效应晶体管  
(MOSFET)  
1
特性  
产品概要  
1
•
•
•
•
•
•
•
•
低
Q

g

和
Q

gd  

低
R

DS(on)  

低热阻  
T

A

= 25°C  
V

DS  

典型值  
30  
单位  
V
漏源电压  
Q

g  

栅极电荷总量
(4.5V)  
栅漏栅极电荷  
23  
nC  
nC  
雪崩级  
Q

gd  

5.4  
V

GS

= 4.5 V  
V

GS

= 10V  
2.6  
1.9  
无铅端子镀层  
符合
RoHS
标准  
无卤素  
R

DS(on)  

V

th  

漏源导通电阻  
阀值电压  
m
Ω
 
1.4  
V
小外形尺寸无引线
(SON) 3.3mm × 3.3mm
塑料封  
装
。
订购信息

数量  
器件  
介质  
封装  
出货  
卷带封装  
2
应用  
CSD17575Q3  
CSD17575Q3T  
13
英寸卷带  
13
英寸卷带  
2500  
250  
SON 3.3mm x  
3.3mm  
塑料封装  
•
用于网络互联,电信和计算系统的负载点同步降压  
转换器  
(1)
要了解所有可用封装,请见数据表末尾的可订购产品附录。  
•
已针对同步场效应晶体管
(FET)
应用进行优化  
最大绝对额定值  
3
说明  
T

A

= 25°C  
值
30  
单位  
V
V

DS  

V

GS  

漏源电压  
这款
1.9m
Ω
,
30V
,
SON 3×3 NexFET™
功率  
MOSFET
被设计成在功率转换应用中最大限度地降低  
功率损耗。  
栅源电压  
±20  
60  
V
持续漏极电流(受封装限制)  
持续漏极电流(受芯片限制),  
T

C

= 25°C
时测得  
持续漏极电流

脉冲漏极电流

功率耗散

I

D  

182  
A
顶视图  
27  
240  
2.8  
I

DM  

P

D  

A
S
S
S
G
1
2
3
4
8
7
6
5
D
D
D
W
功率耗散,
T

C

= 25°C  
108  
T

J

, 运行结温和  
T

stg  

-55
至
150  
°C  
储存温度范围  
雪崩能量,单脉冲  
I

D

= 48
,
L = 0.1mH
,
R

G

= 25
Ω  
E

AS  

115  
mJ  
D
D
(1) R

θ
JA

= 45°C/W
,这是在一块厚度为
0.060
英寸的
FR4
印刷电  
路板
(PCB)
上的
1
平方英寸
2
盎司铜过渡垫片上测得的典型  
值。  
P0095-01  
(2)
最大
R

θ
JC

= 1.5°C/W
,脉冲持续时间
≤
100
μ
s
,占空比
≤
1%  
1
PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not necessarily include testing of all parameters.  
English Data Sheet:

 
 
 
 
 
 

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
R

DS(on)

与
V

GS

间的关系  
栅极电荷  
8
10  
9
8
7
6
5
4
3
2
1
0
T

C

= 25°C,I

D

= 25A  
T

C

= 125°C,I

D

= 25A  
7
6
5
4
3
2
1
0
0
2
4
6
8
10  
12  
14  
16  
18  
20  
0
5
10 15 20 25 30 35 40 45 50 55  
Q

g

– Gate Charge
 
(nC)  
V

GS

– Gate-to- Source Voltage (V)  
G001  
G001  
2
版权
© 2014, Texas Instruments Incorporated  

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
目录  
1
2
3
4
5
特性
………………………………………………………………..

6
7
器件和文档支持
………………………………………………..

6.1 Trademark
s
.
……………………………………………………..
 

6.2 Electrostatic
 
Discharge Cautio
n
.
………………………….

6.3
术语表
……………………………………………………………..

机械封装和可订购信
息
………………………………………

7.1 Q3
 
封装尺
寸
……………………………………………………..

7.2
建议
PCB
布局
………………………………………………..

7.3
建议模板开口
…………………………………………………..

7.4 Q3
 
卷带信
息
……………………………………………………

应用
………………………………………………………………..

说明
………………………………………………………………..

修订历史记录
…………………………………………………..

Specifications
…………………………………………………

5.1 Electrical
 
Characteristics…………………………………….

5.2 Thermal
 
Informatio
n
.
………………………………………….

5.3 Typical
 
MOSFET Characteristic
s
.
………………………..

4
修订历史记录  
Changes from Original (June 2014) to Revision A  
Page  
•
在机械信息表中增加了
b1
、
d
、
d1
和
K
尺寸
………………………………………………………………………………………………………….

Copyright © 2014, Texas Instruments Incorporated  
3
 

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
5 Specifications  
5.1 Electrical
 
Characteristics  
(T

A

= 25°C unless otherwise stated)  
PARAMETER  
TEST CONDITIONS  
MIN  
TYP  
MAX  
UNIT  
STATIC CHARACTERISTICS  
BV

DSS  

I

DSS  

Drain-to-Source Voltage  
V

GS

= 0 V, I

D

= 250
μ
A  
30  
V
μ
A  
nA  
V
Drain-to-Source Leakage Current  
Gate-to-Source Leakage Current  
Gate-to-Source Threshold Voltage  
V

GS

= 0 V, V

DS

= 24 V  
V

DS

= 0 V, V

GS

= ±20 V  
V

DS

= V

GS

, I

D

= 250
μ
A  
V

GS

= 4.5 V, I

D

= 25 A  
V

GS

= 10 V, I

D

= 25 A  
V

DS

= 3 V, I

D

= 25 A  
1
100  
1.8  
3.2  
2.3  
I

GSS  

V

GS(th)  

1.1  
1.4  
2.6  
m
Ω  
R

DS(on)  

g

ƒs  

Drain-to-Source On-Resistance  
Transconductance  
1.9  
118  
S
DYNAMIC CHARACTERISTICS  
C

ISS  

C

OSS  

C

RSS  

R

g  

Input Capacitance  
3400  
393  
157  
0.9  
23  
4420  
511  
204  
1.8  
pF  
pF  
pF  
Ω
Output Capacitance  
Reverse Transfer Capacitance  
Series Gate Resistance  
Gate Charge Total (4.5 V)  
Gate Charge Gate-to-Drain  
Gate Charge Gate-to-Source  
Gate Charge at V

th  

Output Charge  
V

GS

= 0 V, V

DS

= 15 V, ƒ = 1 MHz  
Q

g  

30  
nC  
nC  
nC  
nC  
nC  
ns  
ns  
ns  
ns  
Q

gd  

Q

gs  

Q

g(th)  

Q

OSS  

t

d(on)  

t

r  

5.4  
8.5  
4.6  
11.6  
4
V

DS

= 15 V, I

D

= 25 A  
V

DS

= 15 V, V

GS

= 0 V  
Turn On Delay Time  
Rise Time  
10  
V

DS

= 15 V, V

GS

= 4.5 V I

D

= 25 A  
R

G

= 2
Ω  
t

d(off)  

t

ƒ  

Turn Off Delay Time  
Fall Time  
20  
3
DIODE CHARACTERISTICS  
V

SD  

Q

rr  

t

rr  

Diode Forward Voltage  
Reverse Recovery Charge  
Reverse Recovery Time  
I

S

= 25 A, V

GS

= 0 V  
0.8  
15  
13  
1
V
nC  
ns  
V

DD

= 15 V, I

F

= 25 A, di/dt = 300 A/
μ
s  
5.2 Thermal
 
Information  
(T

A

= 25°C unless otherwise stated)  
THERMAL METRIC  
MIN  
TYP  
MAX  
UNIT  
R

θ
JC  

R

θ
JA  

Junction-to-Case Thermal Resistance

(1)  

Junction-to-Ambient Thermal Resistance

(1
)
(
2)  

1.5  
55  
°C/W  
(1)  
R

θ
JC

is determined with the device mounted on a 1-inch

2

(6.45-cm

2

), Cu pad on a 1.5-inches × 1.5-inches thick FR4 PCB. R

θ
JC

is  
specified by design, whereas R
θ
JA is determined by the user’s board design.  
(2) Device
 
mounted on FR4 material with 1-inch

2

2-oz.Cu.  
4
Copyright © 2014, Texas Instruments Incorporated  

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
GATE  
Source  
GATE  
Source  
Max R

θ
JA

= 160°C/W  
when mounted on  
minimum pad area of  
2 oz. Cu.  
Max R

θ
JA

= 55°C/W  
when mounted on  
1 inch

2

of 2 oz. Cu.  
DRAIN  
DRAIN  
M0161-02  
M0161-01  
5.3 Typical
 
MOSFET Characteristics  
(T

A

= 25°C unless otherwise stated)  
Figure 1. Transient Thermal Impedance  
Copyright © 2014, Texas Instruments Incorporated  
5

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
Typical MOSFET Characteristics (continued)  
(T

A

= 25°C unless otherwise stated)  
200  
200  
180  
160  
140  
120  
100  
80  
180  
160  
140  
120  
100  
80  
60  
60  
V

GS

=10V  
V

GS

=6V  
V

GS

=4.5V  
T

C

= 125°C  
T

C

= 25°C  
T

C

= −55°C  
40  
20  
0
40  
20  
0
0
0.1  
0.2  
0.3  
0.4  
0.5  
0.6  
0.7  
0.8  
0
0
0
0.5  
1
1.5  
2
2.5  
3
3.5  
4
V

DS

– Drain-to-Source Voltage (V)  
V

GS

– Gate-to-Source Voltage (V)  
G001  
G001  
V

DS

= 5 V  
Figure 2. Saturation Characteristics  
Figure 3. Transfer Characteristics  
10  
9
8
7
6
5
4
3
2
1
0
10000  
1000  
100  
C

iss

= C

gd

+ C

gs  

C

oss

= C

ds

+ C

gd  

C

rss

= C

gd  

0
5
10 15 20 25 30 35 40 45 50 55  
Q

g

– Gate Charge
 
(nC)  
3
6
9
12  
15  
18  
21  
24  
27  
30  
V

DS

– Drain-to-Source Voltage (V)  
G001  
G001  
I

D

= 25 A  
V

DS

= 15 V  
Figure 4. Gate Charge  
Figure 5. Capacitance  
2
1.8  
1.6  
1.4  
1.2  
1
8
7
6
5
4
3
2
1
0
T

C

= 25°C,I

D

= 25A  
T

C

= 125°C,I

D

= 25A  
0.8  
0.6  
0.4  
−75 −50 −25  
0
25  
50  
75 100
 
125 150 175  
2
4
6
8
10  
12  
14  
16  
18  
20  
T

C

– Case Temperature (ºC)  
V

GS

– Gate-to- Source Voltage (V)  
G001  
G001  
I

D

= 250 µA  
Figure 6. Threshold Voltage vs Temperature  
Figure 7. On-State Resistance vs Gate-to-Source Voltage  
6
Copyright © 2014, Texas Instruments Incorporated  

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
Typical MOSFET Characteristics (continued)  
(T

A

= 25°C unless otherwise stated)  
2
100  
10  
V

GS

= 4.5V  
V

GS

= 10V  
T

C

= 25°C  
T

C

= 125°C  
1.8  
1.6  
1.4  
1.2  
1
1
0.1  
0.01  
0.001  
0.0001  
0.8  
0.6  
0.4  
−75 −50 −25  
0
25  
50  
75 100
 
125 150 175  
0
0.2  
0.4  
0.6  
0.8  
1
T

C

– Case Temperature (ºC)  
V

SD

− Source-to-Drain Voltage (V)  
G001  
G001  
I

D

= 25 A  
Figure 8. Normalized On-State Resistance vs Temperature  
Figure 9. Typical Diode Forward Voltage  
1000  
100  
T

C

= 25ºC  
T

C

= 125ºC  
100  
10  
1
10us  
1ms  
DC  
100us  
10ms  
0.1  
0.1  
10  
0.01  
1
10  
100  
0.1  
1
V

DS

– Drain-to-Source Voltage (V)  
T

AV

– Time in Avalanche (mS)  
G001  
G001  
Single Pulse  
Max R

θ
JC

= 1.5°C/W  
Figure 10. Maximum Safe Operating Area  
Figure 11. Single Pulse Unclamped Inductive Switching  
80  
70  
60  
50  
40  
30  
20  
10  
0
−50 −25  
0
25  
50  
75 100
 
125 150 175 200  
T

C

– Case Temperature (ºC)  
G001  
Figure 12. Maximum Drain Current vs Temperature  
Copyright © 2014, Texas Instruments Incorporated  
7

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
6
器件和文档支持  
6.1 Trademarks  
NexFET is a trademark of Texas Instruments.  
6.2 Electrostatic
 
Discharge Caution  
These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam  
during storage or handling to prevent electrostatic damage to the MOS gates.  
6.3
术语表  

SLYZ022

—
TI
术语表
。  
这份术语表列出并解释术语、首字母缩略词和定义。  
8
Copyright © 2014, Texas Instruments Incorporated  

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
7
机械封装和可订购信息  
以下页中包括机械封装和可订购信息。 这些信息是针对指定器件可提供的最新数据。 这些数据会在无通知且不对  
本文档进行修订的情况下发生改变。 欲获得该数据表的浏览器版本,请查阅左侧的导航栏。  
7.1 Q3
 
封装尺寸  
毫米  
标称值  
1.000  
英寸  
标称值  
0.039  
DIM  
最小值  
0.950  
0.000  
0.280  
最大值  
1.100  
0.050  
0.400  
最小值  
0.037  
0.000  
0.011  
最大值  
0.043  
0.002  
0.016  
A
A1  
b
0.000  
0.000  
0.340  
0.013  
b1  
c
0.310
(标称值)  
0.200  
0.012
(标称值)  
0.008  
0.150  
3.200  
1.650  
0.150  
0.300  
3.200  
2.350  
0.250  
3.400  
1.800  
0.250  
0.400  
3.400  
2.550  
0.006  
0.126  
0.065  
0.006  
0.012  
0.126  
0.093  
0.010  
0.134  
0.071  
0.010  
0.016  
0.134  
0.100  
D
3.300  
0.130  
D2  
d
1.750  
0.069  
0.200  
0.008  
d1  
E
0.350  
0.014  
3.300  
0.130  
E2  
e
2.450  
0.096  
0.650
典型值  
0.450  
0.026  
H
0.35  
0.550  
0.014  
0.018  
0.022  
K
0.650
典型值  
0.450  
0.026
典型值  
0.018  
L
0.35  
0
0.550  
0.014  
0.022  
L1  
θ
—
0
0
0
0
—
0
0
0
—
—
Copyright © 2014, Texas Instruments Incorporated  
9

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
7.2
建议
PCB
布局  
要获得与印刷电路板
(PCB)
设计相关的建议电路布局布线,请参见《应用说明》

–
通过
PCB
布局布线技  
巧来减少振铃
。  
7.3
建议模板开口  
全部尺寸单位为
mm
,除非另外注明。  
10  
Copyright © 2014, Texas Instruments Incorporated  

ZHCSCP7A
–
J
UNE 201
4
–
R
EVISED AUGUST 2014  
7.4 Q3
 
卷带信息  
4.00 0.ꢀ0
 
ꢁ(SS ꢂNoS ꢀ1  
8.00 0.ꢀ0  
2.00 0.0ꢃ  
+0.ꢀ0  
–0.00  
Ø ꢀ.ꢃ0  
3.60  
M0ꢀ44-0ꢀ  
注释:  
1. 10
 
链轮孔距累积容差为
±0.2  
2.
每
100mm
长度的翘曲不能超过
1mm
,在
250mm
长度上不累积  
3.
材料:黑色抗静电聚苯乙烯  
4.
全部尺寸单位为
mm
(除非另外注明)。  
5.
厚度:
0.30 ± 0.05mm  
6. MSL1
 
260°C
(红外
(IR)
和传导)无铅
(PbF)
回流焊兼容  
Copyright © 2014, Texas Instruments Incorporated  
11  

重要声明  
德州仪器
(TI)
及其下属子公司有权根据
JESD46
最新标准
,
对所提供的产品和服务进行更正、修改、增强、改进或其它更改, 并有权根据  
JESD48
最新标准中止提供任何产品和服务。客户在下订单前应获取最新的相关信息
,
并验证这些信息是否完整且是最新的。所有产品的销售  
都遵循在订单确认时所提供的
TI
销售条款与条件。  
TI
保证其所销售的组件的性能符合产品销售时
TI
半导体产品销售条件与条款的适用规范。仅在
TI
保证的范围内,且
TI
认为 有必要时才会使  
用测试或其它质量控制技术。除非适用法律做出了硬性规定,否则没有必要对每种组件的所有参数进行测试。  
TI
对应用帮助或客户产品设计不承担任何义务。客户应对其使用
TI
组件的产品和应用自行负责。为尽量减小与客户产品和应 用相关的风险,  
客户应提供充分的设计与操作安全措施。  
TI
不对任何
TI
专利权、版权、屏蔽作品权或其它与使用了
TI
组件或服务的组合设备、机器或流程相关的
TI
知识产权中授予 的直接或隐含权  
限作出任何保证或解释。
TI
所发布的与第三方产品或服务有关的信息,不能构成从
TI
获得使用这些产品或服 务的许可、授权、或认可。使用  
此类信息可能需要获得第三方的专利权或其它知识产权方面的许可,或是
TI
的专利权或其它 知识产权方面的许可。  
对于
TI
的产品手册或数据表中
TI
信息的重要部分,仅在没有对内容进行任何篡改且带有相关授权、条件、限制和声明的情况 下才允许进行  
复制。
TI
对此类篡改过的文件不承担任何责任或义务。复制第三方的信息可能需要服从额外的限制条件。  
在转售
TI
组件或服务时,如果对该组件或服务参数的陈述与
TI
标明的参数相比存在差异或虚假成分,则会失去相关
TI
组件 或服务的所有明  
示或暗示授权,且这是不正当的、欺诈性商业行为。
TI
对任何此类虚假陈述均不承担任何责任或义务。  
客户认可并同意,尽管任何应用相关信息或支持仍可能由
TI
提供,但他们将独力负责满足与其产品及在其应用中使用
TI
产品 相关的所有法  
律、法规和安全相关要求。客户声明并同意,他们具备制定与实施安全措施所需的全部专业技术和知识,可预见 故障的危险后果、监测故障  
及其后果、降低有可能造成人身伤害的故障的发生机率并采取适当的补救措施。客户将全额赔偿因 在此类安全关键应用中使用任何
TI
组件而  
对
TI
及其代理造成的任何损失。  
在某些场合中,为了推进安全相关应用有可能对
TI
组件进行特别的促销。
TI
的目标是利用此类组件帮助客户设计和创立其特 有的可满足适用  
的功能安全性标准和要求的终端产品解决方案。尽管如此,此类组件仍然服从这些条款。  
TI
组件未获得用于
FDA Class III
(或类似的生命攸关医疗设备)的授权许可,除非各方授权官员已经达成了专门管控此类使 用的特别协议。  
只有那些
TI
特别注明属于军用等级或
“
增强型塑料
”
的
TI
组件才是设计或专门用于军事
/
航空应用或环境的。购买者认可并同 意,对并非指定面  
向军事或航空航天用途的
TI
组件进行军事或航空航天方面的应用,其风险由客户单独承担,并且由客户独 力负责满足与此类使用相关的所有  
法律和法规要求。  
TI
已明确指定符合
ISO/TS16949
要求的产品,这些产品主要用于汽车。在任何情况下,因使用非指定产品而无法达到
ISO/TS16949
要  
求,
TI
不承担任何责任。  
产品  
应用  
数字音频  
通信与电信  
计算机及周边  
消费电子  
能源  
放大器和线性器件  
数据转换器  
DLP®
产品  
DSP –
数字信号处理器  
时钟和计时器  
接口  
工业应用  
医疗电子  
安防应用  
汽车电子  
视频和影像  
逻辑  
电源管理  
微控制器
(MCU)  
RFID
系统  
OMAP
应用处理器  
无线连通性  
德州仪器在线技术支持社区  
IMPORTANT NOTICE  
邮寄地址: 上海市浦东新区世纪大道
1568
号,中建大厦
32
楼邮政编码:
200122  
Copyright © 2014,
德州仪器半导体技术(上海)有限公司  

PACKAGE OPTION ADDENDUM  
6-Feb-2020  
PACKAGING INFORMATION  
Orderable Device  
CSD17575Q3  
Status Package
 
Type Package Pins Package  
Eco Plan  
Lead/Ball Finish  
MSL Peak Temp  
Op Temp (°C)  
Device Marking  
Samples  
Drawing  
Qty  
(1)  
(2)  
(6)  
(3)  
(4/5)  
ACTIVE  
VSON-CLIP  
VSON-CLIP  
DQG  
8
8
2500 Pb-Free
 
(RoHS  
Exempt)  
SN  
Level-1-260C-UNLIM  
CSD17575  
CSD17575  
CSD17575Q3T  
ACTIVE  
DQG  
250  
Pb-Free (RoHS  
Exempt)  
SN  
Level-1-260C-UNLIM  
-55 to 150  

(1)

The marketing status values are defined as follows:  
ACTIVE:
Product device recommended for new designs.  
LIFEBUY:
TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.  
NRND:
Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.  
PREVIEW:
Device has been announced but is not in production. Samples may or may not be available.  
OBSOLETE:
TI has discontinued the production of the device.  

(2)

RoHS:
TI defines “RoHS” to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance  
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, “RoHS” products are suitable for use in specified lead-free processes. TI may  
reference these types of products as “Pb-Free”.  
RoHS Exempt:
TI defines “RoHS Exempt” to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.  
Green:
TI defines “Green” to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based  
flame retardants must also meet the <=1000ppm threshold requirement.  

(3)

MSL, Peak Temp. – The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.  

(4)

There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.  

(5)

Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a “~” will appear on a device. If a line is indented then it is a continuation  
of the previous line and the two combined represent the entire Device Marking for that device.  

(6)

Lead/Ball Finish – Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish  
value exceeds the maximum column width.  
Important Information and Disclaimer:
The information provided on this page represents TI’s knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information  
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and  
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.  
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.  
In no event shall TI’s liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.  
Addendum-Page 1  

PACKAGE OPTION ADDENDUM  
6-Feb-2020  
Addendum-Page 2  

PACKAGE MATERIALS INFORMATION  
20-May-2019  
TAPE AND REEL INFORMATION  
*All dimensions are nominal  
Device  
Package Package Pins  
Type Drawing  
SPQ  
Reel  
Reel  
A0  
B0  
K0  
P1  
W
Pin1  
Diameter Width
 
(mm) (mm) (mm) (mm) (mm)
 
Quadrant  
(mm) W1
 
(mm)  
CSD17575Q3  
CSD17575Q3T  
VSON-  
CLIP  
DQG  
DQG  
8
8
2500  
250  
330.0  
12.4  
3.6  
3.6  
1.2  
8.0  
12.0  
Q1  
VSON-  
CLIP  
330.0  
12.4  
3.6  
3.6  
1.2  
8.0  
12.0  
Q1  
Pack Materials-Page 1  

PACKAGE MATERIALS INFORMATION  
20-May-2019  
*All dimensions are nominal  
Device  
Package Type
 
Package Drawing
 
Pins  
SPQ  
Length (mm)
 
Width (mm)
 
Height (mm)  
CSD17575Q3  
CSD17575Q3T  
VSON-CLIP  
VSON-CLIP  
DQG  
DQG  
8
8
2500  
250  
336.6  
336.6  
336.6  
336.6  
41.3  
41.3  
Pack Materials-Page 2  

重要声明和免责声明  
TI
均以
“
原样
”
提供技术性及可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资  
源,不保证其中不含任何瑕疵,且不做任何明示或暗示的担保,包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示  
担保。  
所述资源可供专业开发人员应用
TI
产品进行设计使用。您将对以下行为独自承担全部责任:
(1)
针对您的应用选择合适的
TI
产品;
(2)
设计、  
验证并测试您的应用;
(3)
确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更,恕不另行通知。
TI
对您使用  
所述资源的授权仅限于开发资源所涉及
TI
产品的相关应用。除此之外不得复制或展示所述资源,也不提供其它
TI
或任何第三方的知识产权授权  
许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,
TI
对此概不负责,并且您须赔偿由此对
TI
及其代表造成的损害。  
TI
所提供产品均受
TI
的销售条款
(

)
以及

上或随附
TI
产品提供的其他可适用条款的约  
束。
TI
提供所述资源并不扩展或以其他方式更改
TI
针对
TI
产品所发布的可适用的担保范围或担保免责声明。
IMPORTANT NOTICE  
邮寄地址:上海市浦东新区世纪大道
1568
号中建大厦
32
楼,邮政编码:
200122  
Copyright © 20
20
德州仪器半导体技术(上海)有限公司